2011年10月17日 星期一

10/17 課堂實作

module hello1;
initial $display("Hello Verilog");
endmodule
                                              ↓↓

沒有留言:

張貼留言