電三乙 林家維
2011年10月17日 星期一
10/17 課堂實作
module hello1;
initial $display("Hello Verilog");
endmodule
↓↓
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言